

ワイドギャップ半導体であるシリコンカーバイド (SiC) はシリコン (Si) に比べて絶縁破壊電界、電子飽和速度、熱伝導率が大きい、という優れた特性を持つことから、次世代のパワーデバイス材料として期待されている。従来のSiを材料とした場合、スイッチング損失の小さい金属酸化膜半導体電界効果トランジスタ (MOSFET) では、鉄道車両や電力設備などのインフラ用途で需要の高い3.3 kV耐圧を実現するのが困難なため、絶縁ゲートバイポーラトランジスタ (IGBT) やPN接合型ダイオード (PND) が広く用いられている。我々は、SiCを用いた3.3 kV 耐圧のMOSFET、ショットキーバリアダイオード (SBD) 及びこれらを搭載したモジュールを作製し、従来のSi IGBTを用いたモジュールと比較し、スイッチング損失を3分の1に低減することができた。

Silicon Carbide (SiC) devices are promising candidates for high power, high speed, and high-temperature switches owing to their superior properties. We have been developing metal-oxide-semiconductor field-effect transistors (MOSFETs) and schottky-barrier diodes (SBDs) of 3.3-kV class, both of which use SiC. The fabricated SiC power module successfully reduced switching losses to 1/3 of the conventional Si IGBT module. This paper evaluates the performance of the new module comparing with the conventional one.

キーワード:高耐圧、低スイッチング損失、SiC MOSFET、SiC SBD、SiCパワーモジュール

1. 緒 言

再生可能エネルギーの消費者負担分の電気料金の値上げに より、エネルギー問題が身近になっている。2010年は全世 界でのエネルギー消費量のうち20%を電気エネルギーが占 めており、その比率は近年急速に上昇している。電気エネル ギーは、電圧値、周波数、直流/交流など、様々な変換を介 して用いられており、電力変換器には効率よく変換できるこ とが求められている。この電力変換器を構成しているのが電 カ用半導体素子(以下、パワーデバイス)である。パワーデ バイスは高耐圧化と低パワー損失を両立させながら発展を続 けており、更なる効率化を追求することは電力使用量の削減 のみならず、化石燃料使用による環境汚染の広がりを抑制す る上でも重要である。

現在、パワーデバイスの大部分にはシリコン(Si)が用 いられており、金属酸化膜半導体電界効果トランジスタ (MOSFET)や絶縁ゲートバイポーラトランジスタ(IGBT)、 そしてファーストリカバリーダイオード(FRD)といったデ バイスが製品化されている。しかしSiパワーデバイスは技術 の成熟によりSiの材料特性に起因する性能限界に近づいてお り、従来技術の延長線上でのブレークスルーは困難である。

そこでSilc代わるパワーデバイス用の材料として注目され ているのが、ワイドギャップ半導体のシリコンカーバイド (SiC)である。SiCはSilc比べて絶縁破壊電界、電子飽和速 度、熱伝導率が大きいという優れた材料特性を持ち、次世代 のパワーデバイス材料として期待されており^{(1)、(2)}、太陽光 発電用パワーコンディショナーや鉄道車両への採用など、市 場への導入も進みつつある⁽³⁾。

当社はSiCパワーデバイスの開発を進めており^{(4)~(8)}、 MOSFET、SBD共にSiでは実現が困難な3.3 kVという高耐 圧品を開発した。本報告では、これらを搭載したモジュール を作製評価した結果と、その性能を同耐圧クラスのSi IGBT モジュールと比較評価した結果についても紹介する。

2. 3.3 kV耐圧素子の作製プロセス

2-1 MOSFETの構造と作製フロー

図1にMOSFETとSBD作製に使った当社のエピタキシャル成長層のキャリア濃度と膜厚分布を示す。狙いのキャリア 濃度は3.0×10¹⁵ cm⁻³、膜厚は30 µmである。キャリア濃 度及び膜厚の面内均一性はMax. - Min.で3 %台と良好なエ ピタキシャル成長層が得られている。

図2に3.3 kV耐圧のMOSFETの断面模式図を示す。当社 で作製したエピタキシャル成長層を用い、外周部にはガー ドリング型の耐圧保持構造を用いている。ガードリングは p領域であり、イオン注入により形成している。チャネル 部、ソース電極部も同様にイオン注入で形成している。また チャネル部にも低抵抗化を狙いイオン注入を行っている。イ オン注入は500℃で行い、その後に1800℃で活性化アニー



図1 エピタキシャル成長層の濃度膜厚分布





ルを行う。50 nmのゲート酸化膜を熱酸化により形成し、 TiAlSiのソース電極を形成する。そしてAlソース配線とパッ シベーション膜を形成する。基板は研削で薄くした後に裏面 側に金属を成膜し、レーザーアニールでドレイン電極のオー ミック接合を形成する。チャネル長は0.8 μmでチップサイ ズは6 mm角である。

2-2 SBDの構造と作製フロー

図3に3.3 kV耐圧のSBDの断面模式図を示す。当社で作 製したエピタキシャル成長層を用いた。イオン注入で形成 したp⁺領域は1×10¹⁹ cm⁻³である。リーク電流抑制のため Junction Barrier Schottky (JBS) 構造と、MOSFET同様に 外周部にはガードリング型の耐圧保持構造を用いている。 JBSとガードリングはイオン注入と活性化アニールで形成 し、アノード電極を成膜する。MOSFET同様に基板を研削 で薄くした後に裏面側に金属を成膜し、レーザーアニールで カソード電極のオーミック接合を形成した。チップサイズは 6 mm角である。



図3 SBDの断面模式図

3. 3.3 kV耐圧素子の評価結果

3-1 MOSFETの特性評価結果

図4にMOSFETの*I*_D-*V*_{DS}特性を、図5に耐圧曲線を示す。 *V*_{GS}=15 V、*V*_{DS}=2 Vでの特性オン抵抗は14.2 mΩ cm² であり、降伏電圧は3850 Vが得られている。これらのデバ イスを高温ゲート印加試験に投入した結果を図6と図7に示 す。図6は高温ゲート正電圧印加試験で図7は高温ゲート負 電圧印加試験であり、どちらも1000時間後に閾値電圧の変 動量が±0.2 V以内と非常に安定した結果となっている。













図7 高温ゲート負電圧印加試験

3-2 SBDの特性評価結果

図8にSBDの電流電圧特性の温度依存性を、図9に逆方向 の電流電圧特性の温度依存性を示す。175℃でも3.3 kV耐



図8 SBDの電流電圧特性



図9 逆方向電流電圧特性



図10 高温逆バイアス印加試験

圧を保持していることがわかる。これらの素子を高温逆バイ アス印加試験に投入した結果を図10に示す。3000 Vの逆 バイアスを150℃で22個に印加し、1000時間無故障を確 認した。

4. 3.3 kV耐圧モジュールの評価結果

4-1 モジュールの作製と静特性評価結果

先述のMOSFETとSBDを複数個並列実装した2 in 1モジュールを作製し、静特性を評価した。図11はモジュールの外形写真である。このモジュールの静特性を同耐圧クラスのSi IGBTモジュールと比較した。図12はゲート電圧が5 V、10 V、15 V、20 Vでの電流電圧特性、図13はゲート電圧が0 Vでの電流電圧特性である。両図共に実線が今回開発したSiC MOSFETモジュール、破線が市販のSi IGBTモジュールを示す。

図12に示すようにMOSFETはIGBTと異なり、立ち上が り電圧がないため、低電圧領域から直線的に電流が流れる。



図11 モジュールの外観写真



図12 電流電圧特性のゲート正電圧依存性

そのため、定格電流である400 Aまでの範囲でIGBTに比べ て低いオン抵抗が得られている。図13はゲート電圧0 Vで ソースドレイン間に電圧を印加した際の電流値で、搭載した ダイオードの特性を示している。400 Aでのオン電圧もSiC SBDの方が低い結果が得られている。表1は400 Aでのトラ ンジスタオン抵抗、ダイオードオン電圧を比較した一覧で ある。



図13 ゲート電圧0 Vにおける電流電圧特性

表1 SiC MOSFETモジュールとSi IGBTモジュールの静特性比較

Module	オン抵抗 (mΩ)	オン電圧 (V)	
SIC MOSFET	6.0	2.3	
Silget	85	2.8	

トランジスタオン抵抗測定条件 ゲート電圧15 V、電流 400 A ダイオードオン電圧測定条件 ゲート電圧0 V、電流 400 A

4-2 モジュールの動特性評価結果

図14にSiC MOSFETモジュール評価時の回路図を示す。 動作条件は V_{DD} =1650 V、 I_D =400 A、 V_{GS} =-5 V/15 V、 R_G =2.2 Ω、L=100 µHである。この回路にモジュールを 組み込んで誘導負荷スイッチング動作をした時のターンオン 波形を図15に、ターンオフ波形を図16に示す。

表2に示すように、ターンオン損失(Eon)、ターンオフ損 失(Eoff)、リカバリ損失(Err)の3つの損失を低減できた。 IGBTモジュールではSi FRDの逆方向ピーク電流(Irr)と逆方 向回復時間(Trr)により、大きなリカバリ損失を発生させて いたが、SiC SBDのIrr、Trrは非常に小さいためErrを低減する ことができた。同様の理由でEonも低減することができた。 またIGBTではテイル電流に起因する大きなEoffが存在する が、MOSFETではテイル電流が原理的に存在しないため、 Eoffも低減することが可能となった。これらによりモジュー ルのスイッチング損失を評価すると、SiCを用いることでSi に比べてスイッチング損失 (*E*total) を3分の1まで低減するこ とができた。



図14 モジュール評価回路



図15 ターンオン波形



図16 ターンオフ波形

表2 SiC MOSFETモジュールとSi IGBTモジュールの スイッチング損失比較表 (単位mJ)

Module	Eon	$E_{\rm off}$	Err	E_{total}	
SIC MOSFET	193	58	15	266	
Si IGBT	524	186	96	805	

測定条件 V_{DD}=1650 V、I_D=400 A、 V_{GS}=-5 V/15 V、R_G=2.2 Ω、L=100 μH

5. 結 言

SiCを用いた3.3 KV耐圧のMOSFETとSBDを開発し、それを搭載したモジュールを作製した。従来のSi IGBTに対してオン抵抗は低く、スイッチング損失も3分の1に低減することができた。

- (1) T. Kimoto, J. A. Cooper, "Fundamentals of Silicon Carbide Technology," pp.1-6 (2014)
- B. J. Baliga, "Fundamentals of Power Semiconductor Device," pp.1-3 (2008)
- (3) URL http://www.mitsubishielectric.co.jp/news/2014/0430. html?cid=rss
- (4) 木村、内田、日吉、酒井、和田、御神村、SEIテクニカルレビュー第 183号、pp.125-129 (Jul.2013)
- (5) 豊島、初川、平方、築野、御神村、SEIテクニカルレビュー第186号、 pp.75-78 (Jan.2015)
- (6) 和田、酒井、玉祖、伊藤、神原、日吉、豊島、玄番、徳田、杉村、道 越、築野、御神村、先進パワー半導体分科会第一回講演会予稿集、 pp.172-173 (Nov.2014)
- (7) T. Masuda, K. Wada, T. Hiyoshi, Y. Saitoh, H. Tamaso, M. Sakai, K. Hiratsuka, Y. Mikamura, M. Nishiguchi, T. Hatayama and H. Yano, "A Novel Truncated V-groove 4H-SiC MOSFET with High Avalanche Breakdown Voltage and Low Specific On-resistance," The International Conference on Silicon Carbide and Related Materials, Vol.778-780, part2, p.907-910, Miyazaki, Japan (Oct.2013)
- (8) K. Wada, H. Tamaso, S. Itoh, K. Kanbara, T. Hiyoshi, S. Toyoshima, J. Genba, H. Tokuda, T. Sugimura, H. Michikoshi, T. Tsuno and Y. Mikamura, "Static and Dynamic Characteristics of SiC MOSFETs and SBDs for 3.3kV 400A Full SiC Modules," European Conference on Silicon Carbide & Related Materials, vol.821-823, p.592-595, Grenoble, France (Sept.2014)

執筆	老	í		
酒井 光	' 彦 [*]	:パワーデバイス開発部	主席	
豊島茂	憲	:パワーデバイス開発部		
和田 圭	司	:パワーデバイス開発部	主席	1
古米 正	E樹	:パワーデバイス開発部	グループ長	6
築野	孝	: パワーデバイス開発部 (理学博士)	グループ長	6
御神村泰	₹樹	:パワーデバイス開発部	部長	

*主執筆者